l VSYNC:幀同步信號,表示掃描1幀的開始,一幀也就是LCD顯示的一個畫面;
l HSYNC:行同步信號,表示掃描1行的開始;
l VCLK:像素時鐘信號,每個脈沖填充1個像素點;
l VDEN:數(shù)據(jù)使能信號,高電平時,填充數(shù)據(jù)有效;
l VD[23:0]:LCD像素數(shù)據(jù)輸出端口。
l LEND:行結(jié)束信號。
以一個1024X768像素的LCD屏為例,完整顯示一屏圖像的信號,必須包含1個VSYNC周期、768個有效HSYNC周期,每個VDEN高電平包含1024個像素時鐘信號。顯示出現(xiàn)問題可通過幀同步信號、行同步信號的頻率、占空比、延時、每個VSYNC周期包含的HSYNC周期數(shù)、VDEN周期包含的VSCLK周期數(shù)進(jìn)行排查。
二、使用ZDS4054Plus示波器解決LCD顯示異常實例
1. 圖片疊加、重復(fù)
現(xiàn)象:LCD顯示上大范圍的圖像出現(xiàn)錯位、疊加或者重復(fù)。
成因:出現(xiàn)這種情況一般不會是行同步或者場同步信號的延時引起的,基本可以排除這方面的影響??梢詸z查是否存在時序或者時鐘頻率上存在差異引起的。
解決方法:碰見這種情況首先應(yīng)該做的就是先仔細(xì)計算DMA傳輸參數(shù),精確適配行場信號。
圖2 圖像疊加、重復(fù)時序分析
如示波器截圖所示,各通道對應(yīng)信號依次為VCLK、VSYNC、VHSYNC、VDEN信號,分析步驟如下:
1) 由于一幀完整的信號時間通常達(dá)到30ms以上,示波器需要調(diào)到10ms/div的時基,而VCLK信號頻率通常高達(dá)48-96MHz,采樣率至少得保持500Ms/s,才能對時序進(jìn)行分析,此時普通示波器無法完整捕獲波形。
2) ZDS4054Plus在10ms/div的時基下,依然能夠保持1Gs/s采樣率,可完美還原波形,配合每通道標(biāo)配的硬件頻率計,可分析各信號頻率是否存在異常。
2. 圖像錯位
現(xiàn)象:LCD顯示在水平方向發(fā)生位移,或者在上面或底部有一條幾個像素的彩色、白色或黑色條紋。
成因:一般來說,出現(xiàn)這種情況和幀同步、行同步信號有關(guān),如果是常態(tài)異常,可能是初始化參數(shù)設(shè)置不對,若是偶發(fā)異??赡苁枪ぷ鬟^程中,幀同步、行同步信號收到干擾。
解決方法:檢查LCD控制器的行同步與場同步信號的寬度、前后延時、極性的匹配。
圖3 圖像錯位時序分析
如示波器截圖所示,各通道對應(yīng)信號依次為VCLK、VSYNC、VHSYNC、VDEN信號,分析步驟如下:
1) 通過全屏測量統(tǒng)計,分析各信號正負(fù)脈沖寬度,若VSYNC、VHSYNC脈寬存在異常值,可判斷為干擾信號引起的顯示異常。
2) 若脈寬正常時,可通過區(qū)間測量統(tǒng)計計算周期數(shù),分析各個大小周期信號直接的相互包含關(guān)系,檢查時序參數(shù)。3) 通過縮放模式以及光標(biāo)測量,分析各時序信號之間的延時。